1 引言

電流源是一種能向負載提供恒定電流的電路，它既可以為各種放大電路提供偏流以穩(wěn)定其靜態(tài)工作點，又可以作為其有源負載以提高放大倍數(shù)，在差動放大電路，脈沖產(chǎn)生電路中得到了廣泛應用。2005年全國大學生電子設計競賽的F題就是數(shù)控直流電流源設計。
設計題目要求設計并制作數(shù)控直流電流源，輸入交流為200V－240V，50Hz，輸出電流電壓≤10V，
具體技術(shù)指標如下：
輸出電流范圍：20mA－2000mA，步進1mA；
可設置并顯示輸出電流給定值，要求輸出電流與給定值偏差的絕對值≤給定值的0.1％＋1mA，可顯示電流的實測值，要求測量誤差的絕對值≤測量值的0.1％＋3個字。
改變負載電阻，輸出電壓在10V以內(nèi)變化時，要求輸出電流變化的絕對值≤輸出電流值的0.1％＋1mA；
紋波電流≤0.2mA。

根據(jù)上述設計要求，實現(xiàn)電流調(diào)節(jié)范圍20mA－2000mA（輸出電流電壓≤10V），并顧及器件極限功耗的局限，電流源采用TIP122型普通功率放大器和OP07型達林頓管相結(jié)合的方案，間接控制電流大小[1]，其主回路電路如圖1所示。

圖1中負載端的最高電壓值（10V）決定了負載的最大電阻值（5Ω），它又決定了電流源 工作電源的最低電壓值及所用功率器件的極限電壓參數(shù)。后級R0為采樣電阻器，選用大功率的康銅電阻絲自行繞制而成，阻值為5.00Ω，RL為負載電阻器 （0Ω－5Ω），選用大功率滑線變阻器，由此可知負載電流IL≈VIN/R0，與RL無關(guān)，當VIN恒定不變時，改變采樣電阻R0的阻值大小，可改變IL 的恒定值，OP07輸出端接TIP122的基極，由于基極的電流很小，電流極限和功耗極限都滿足，同時TIP122能滿足5A大電流的要求，電流調(diào)整率小 且穩(wěn)定。
由于輸出電流調(diào)整采用步進方式，其電流調(diào)整率≤1‰，即1mA（輸出電流電壓≤10V）的指標，經(jīng)計算，12位D/A轉(zhuǎn)換器的轉(zhuǎn)換精度達0.0024V，滿足系統(tǒng)要求的精度，筆者采用DAC1201KP－V型12位D/A轉(zhuǎn)換器作為電流輸出控制的轉(zhuǎn)換核心。

2 DAC1201KP－V

DAC1201KP－V是美國TI公司推出的12位D/A轉(zhuǎn)換器，其引腳排列如圖3所示[2]。

DAC1201KP－V 采用28引腳DIP封裝，邏輯部分采用5V單電源供電，內(nèi)部含有內(nèi)部參考，±10V輸出運算放大器等電路，具有適合4位、8位、12位和16位總線的微處 理器接口邏輯， 外圍電路少，接口方便，最大穩(wěn)定時間只有7μs，對縮短系統(tǒng)開發(fā)周期，增強系統(tǒng)可靠性極為有利。

DAC1201KP－V由穩(wěn)定的殼體表面的參考齊納二極管、激光調(diào)整薄膜梯形電阻和高速電流開關(guān)組成的轉(zhuǎn)換器在0℃－70℃范圍內(nèi)可提供極佳的轉(zhuǎn)換性能。模擬輸出范圍是0V－＋10V、±5V和±10V。

當輸出電壓VOUT1＝0－＋10V時，數(shù)字輸入量D為無符號二進制碼，計算公式為：
VOUT＝（VFSD/4096） （1）
上式中，VOUT是輸出模擬量，VFS是滿量程，D是待轉(zhuǎn)換的數(shù)字量，其中1LSB＝VFS/4096＝2.44mV。

當輸出電壓在雙極性VOUT＝－5V－＋5V或VOUT＝－10V－＋10V之間時，其輸入數(shù)字量D與輸出模擬電壓VOUT之間的關(guān)系如下：

（VFSD/2048－VFS）/2＝VOUT （2）
上式中的定義與單極性輸入公式相同。

如 果單極性輸出從0.0000V變到＋9.9976V，數(shù)字量的變化為4095，分辨率為9.9976V/4095＝2.44mV，若雙極性輸出從 －5.0000V變到＋4.9976V，分辨率為9.9976V/4095＝2.44mV；雙極性輸出從－10.0000V變到＋9.9976V，分辨率 為19.9951V/4095＝4.88mV。

DAC1201KP－V的引腳可分為3類。

電源類：邏輯電源VDD接5V電源；數(shù)字地DCOM和模擬地ACOM通常共地；＋VCC為模擬電源輸入＋15V或＋12V，－VCC為模擬電源輸入－15V或－12V，REF OUT 6.3V為參考源輸出。

模/數(shù)信號類：VOUT為模擬信號輸出端，D0－D11為數(shù)字并行口。

控 制信號類：WR寫，加載鎖存命令信號（與對應鎖存信號配合使用）；NA半字節(jié)A，與WR配合允許加載輸入鎖存器A（最高有效半字節(jié)）；NB半字節(jié)B，與 WR配合允許加載輸入鎖存器B。NC半字節(jié)C，與WR配合允許加載輸入鎖存器C（最低有效半字節(jié)）。上述4個控制信號組成D/A轉(zhuǎn)換器的第一級緩沖即輸入 鎖存。將12位數(shù)據(jù)暫存在A、B、C3個4位寄存器中，且這3個寄存器采用單獨尋址方式，保證不產(chǎn)生虛假的模擬輸出值。LDAC加載D/A鎖存器，與WR 配合允許加載D/A鎖存器。WR和LDAC信號組成D/A轉(zhuǎn)換器的第二級緩沖，當12位數(shù)據(jù)加載入D/A鎖存器后即啟動D/A轉(zhuǎn)換，所有鎖存器真值如表1 所示。

GAIN ADJ接外部增益調(diào)整，SJ是輸出放大器求和端。10V RANGA 10V輸出時接VOUT。BPO是雙極性偏置（雙極性工作時接VOUT）。

3 啟動D/A轉(zhuǎn)換的時序分析

DAC1201KP－V啟動轉(zhuǎn)換分2次寫入時序，如圖2所示[2]。

tWP：WR脈沖寬度，50ns（min）；
tAW1：NX和LDAC有效到WR結(jié)束；50ns（min）；
tDW：數(shù)據(jù)有效到結(jié)束，80ns（min）；
tDH：數(shù)據(jù)有效保持時間，0ns（min）；
由時序可見，DAC1201KP－V的雙緩沖方式?jīng)Q定了其與微處理器的時序操作非常靈活。

4 接口電路

DAC1201的基本連接如圖3所示。

退耦處理：為了得到最佳的性能和噪聲抑制，可按圖3所示增加電源退耦電容器（1μf－10μF鉭電容器），應緊靠DAC1201KP－V。

模 擬地與數(shù)字地處理，為了實現(xiàn)允許低噪聲和高速性能的最佳連接，DAC1201KP－V的ACOM和DCOM應連接在一個點上，若連接正確，這種連接將會使 低電平信號通路中的電流減到最小，ACOM和DCOM之間的高頻噪聲可以通過模擬輸出被耦合，因此，在應用這些公共連接點時，需要格外小心。

外部失調(diào)和增益調(diào)整：騰3中的W1是失調(diào)調(diào)整；W2是增益調(diào)整。

輸出范圍及連接如表2所示。

在上述競賽題目"數(shù)控直流電流源"的設計和制作過程中，被控電流源要求0V-＋10V的控制信號，DAC1201的信號輸出范圍選擇0V－＋10V連接方式，經(jīng)OP07型運算放大器控制TIP122形成寬帶壓控電流源。

DAC1201 與AT89C51的接口電路如圖4所示，圖中，DAC1201的第一級緩沖通過3條高位地址線A14（NA）、A13（NB）、A12（NC）配合WR信 號控制高、中、低3個半字節(jié)加載輸入鎖存；第二級緩沖通過A8（LDAC）配合WR信號控制加載DAC寄存器后啟動轉(zhuǎn)換。

5 程序設計

下面根據(jù)圖4所示的硬件結(jié)構(gòu)介紹DAC1201KP－V 轉(zhuǎn)換軟件的實現(xiàn)方法，單片機晶體振蕩器的 頻率為6.000MHz，入口條件是待轉(zhuǎn)換的數(shù)據(jù)高8位存于DAH中，低4位在DAL中的高4位，NA地址是BF00H，NB地址是DF00H，NC地址 是FF00H，LDAC地址是FE00H。占用資源是A、R0、DAH和DAL、DAOUT連續(xù)的3個單元。
匯編語言程序如下：