“隨著5G芯片越來(lái)越復(fù)雜，伴隨而來(lái)的是對(duì)工藝的要求也越來(lái)越高，驗(yàn)證的復(fù)雜度越來(lái)越高，那么對(duì)于驗(yàn)證的挑戰(zhàn)就會(huì)越來(lái)越大?！盋adence公司亞太區(qū)技術(shù)支持總監(jiān)梁戈超說(shuō)道。

8月22日，我愛方案網(wǎng)受邀參加2019中國(guó)（深圳）集成電路峰會(huì)。在本次峰會(huì)的分論壇之一——第十七屆中國(guó)通信集成電路技術(shù)應(yīng)用研討會(huì)上，Cadence公司亞太區(qū)技術(shù)支持總監(jiān)梁戈超針對(duì)5G芯片的驗(yàn)證挑戰(zhàn)進(jìn)行分析，并給出5G互聯(lián)網(wǎng)世界的驗(yàn)證新策略。

梁戈超指出，5G有幾個(gè)跟前代的2G、3G、4G有以下幾大顯著的特點(diǎn)：

第一，高帶寬；
第二，低延時(shí)；
第三，網(wǎng)絡(luò)可靠性；
第四，應(yīng)用場(chǎng)景非常非常廣。

從技術(shù)層面來(lái)講，5G跟前幾代通信協(xié)議相比，最大的兩個(gè)不同是毫米波的深度應(yīng)用和OOT。

傳統(tǒng)的就是RRU天線與BBU放在一起，5G則引入了一個(gè)新概念：基站與RRU放在一起，BBU其實(shí)只用一種基帶池的方式來(lái)實(shí)現(xiàn)。這能帶來(lái)網(wǎng)絡(luò)覆蓋的廣泛特點(diǎn)，并且基站整體會(huì)比較小。

2019年的芯片與工藝的統(tǒng)計(jì)數(shù)據(jù)顯示，隨著芯片工藝規(guī)模越大，驗(yàn)證的復(fù)雜度越來(lái)越高，那么對(duì)于驗(yàn)證的挑戰(zhàn)就會(huì)越來(lái)越大。

從Cadence過往跟很多系統(tǒng)公司的合作經(jīng)驗(yàn)來(lái)看，在芯片驗(yàn)證過程中，5納米、7納米、10納米工藝的芯片的軟件部分在系統(tǒng)的驗(yàn)證中所占的比重越來(lái)越大，其次就是RTL硬件的驗(yàn)證?；旧想S著芯片的規(guī)模越來(lái)越大，驗(yàn)證所帶來(lái)的挑戰(zhàn)其實(shí)呈指數(shù)次方來(lái)增長(zhǎng)的。

5G的很多通信芯片都是SoC芯片。那么，針對(duì)SoC 架構(gòu)，如何來(lái)進(jìn)行驗(yàn)證呢？

Soc芯片有AP，AP與CP有高速的接口互聯(lián)，有DDR，可能會(huì)有HBM，可能還會(huì)有CCS這樣的高速接口。VPU有很多種實(shí)現(xiàn)方式：有的用DPU來(lái)實(shí)現(xiàn)，有的用LOgc來(lái)實(shí)現(xiàn)。

Soc芯片如果要搭建一個(gè)驗(yàn)證和測(cè)試的環(huán)境，相關(guān)的接口比如射頻部分可以連接在5G的測(cè)試儀。目前市面上可供選擇的5G測(cè)試儀只有三家：Keysight、羅德、安利。然后對(duì)5G的SoC芯片做驗(yàn)證。

對(duì)于仿真而言最重要是仿真速度，往上走就是不同級(jí)別的抽象。從芯片定義到最終端，其實(shí)對(duì)于階段來(lái)講會(huì)有不同的表現(xiàn)形式。

最開始要做系統(tǒng)架構(gòu)的建模，在整個(gè)驗(yàn)證過程中，要考慮如何衡量驗(yàn)證階段的收斂程度。其次要考慮軟件跑起來(lái)后如何進(jìn)行Debug，如何提高DeBug的效率等問題。

Cadence提供三個(gè)不同的仿真平臺(tái)，針對(duì)不同的級(jí)別在不同的平臺(tái)上做方案。

這三個(gè)仿真平臺(tái)分別是：Xcelium  Simulation、Palladium、Protium  Prototyping。

對(duì)于Xcelium Simulation和Palladium之間的區(qū)別，梁戈超解釋說(shuō)：“我的設(shè)計(jì)信號(hào)能夠看，對(duì)于我來(lái)說(shuō)要有一些很充分的Debug能力，整個(gè)時(shí)間就是出版本的時(shí)間，那這個(gè)時(shí)間一定要短。當(dāng)然還有一點(diǎn)，Peformance一定要比Palladium要快。第二點(diǎn)，邊緣時(shí)間。如果大家用過APA大家很清楚，中間很有Menue的Worke，但是用Protium  S1，基本上出版本的時(shí)候是完全自動(dòng)化的?；旧蟈1能給你提供一個(gè)完整的解決方案，Palladium  Z1到Protium是非常完整的切換。”

梁戈超表示，5G的SoC越來(lái)越復(fù)雜，尤其上到7納米、5納米，基本上規(guī)模就是上10億、20億、30億的規(guī)模，對(duì)于這樣規(guī)模來(lái)講，放在平臺(tái)基本上不可能的，大部分需要拆成不同模塊進(jìn)行運(yùn)行。但這樣會(huì)出現(xiàn)一個(gè)問題，在平臺(tái)上驗(yàn)證的結(jié)果與真正的結(jié)果其實(shí)是不一樣的。

Protium  X1解決的問題是在全芯片基本上不用改的情況下，在平臺(tái)上就能完全自動(dòng)化跑完。也就是說(shuō)，在軟件驗(yàn)證的過程中，其實(shí)在OS階段會(huì)有一個(gè)VSP的平臺(tái)，能夠給你在整個(gè)C  Model平臺(tái)上去跑仿真，這個(gè)階段會(huì)初期來(lái)驗(yàn)證軟件。隨著RTL慢慢成熟了，可以考慮用IP  Hybrid，通過這種方式來(lái)加速OS過程。

總的來(lái)說(shuō)，5G芯片越來(lái)越復(fù)雜，按照傳統(tǒng)的做法，不管是軟件或者硬件都需要靠開發(fā)人員、測(cè)試人員自己手動(dòng)操作，很費(fèi)事，需要依靠工具來(lái)提高開發(fā)測(cè)試的生產(chǎn)效率。Cadence提供四個(gè)Verification。例如，JCadence  Verification  Suite。在芯片期可以采用，不需要去開發(fā)激勵(lì)，僅僅是根據(jù)你設(shè)計(jì)的一些時(shí)間和狀態(tài)機(jī)的跳轉(zhuǎn)設(shè)減，通過設(shè)減的方式；像VIP，Vmanager，Indago  Perspec，Cadence也能夠提供一套工具鏈，進(jìn)行5G的驗(yàn)證。