通過(guò)場(chǎng)效應(yīng)管的漏極開(kāi)路門電路來(lái)了解上拉電阻：TTL電平標(biāo)準(zhǔn)：輸出 L： 2.4V。輸入 L： 2.0V。CMOS電平標(biāo)準(zhǔn)：輸出 L： 0.9*Vcc。輸入 L： 0.7*Vcc。管子導(dǎo)通或截止可以理解為單片機(jī)的軟件對(duì)端口置1或0。如果沒(méi)有上拉電阻(10k)，將5V電源直接與場(chǎng)效應(yīng)管相連。

當(dāng)管子導(dǎo)通時(shí)，管子等效一電阻，大小為1k左右，因此5v電壓全部加在此等效電阻上，輸出端Vout=5v。當(dāng)管子截止時(shí)，管子等效電阻很高，可以理解為無(wú)窮大，因此5v的電壓也全部加在此等效電阻上，Vout=5v。在這兩種情況下，輸出都為高電平，沒(méi)有低電平。如果有上拉電阻(10k)，將5v電源通過(guò)此上拉電阻與與場(chǎng)效應(yīng)管相連。當(dāng)管子導(dǎo)通時(shí)，管子等效一電阻，大小為1k左右，與上拉電阻串聯(lián)，輸出端電壓為加在此等效電阻上的電壓，其大小為Vout = 5v * 管子等效電阻/(上拉電阻+管子等效電阻)=5v * 1/(10+1)=低電平。

當(dāng)管子截止時(shí)，管子等效電阻很高，可以理解為無(wú)窮大，其與上拉電阻串聯(lián)，輸出端電壓為加在此等效電阻上的電壓，其大小為Vout = 5v * 管子等效電阻/(上拉電阻+管子等效電阻)=5v*無(wú)窮大/(無(wú)窮大+1)=高電平。在前極輸出高電平時(shí)，Vout輸出電流，U為高電平。有兩種情況：A、當(dāng)I0 >= I1 + I2。這種情況下，RL1和RL2兩個(gè)負(fù)載不會(huì)通過(guò)R取電流，因此對(duì)R阻值大小要求不高，通常4.7 KΩ； B、當(dāng)I0，I0 +I= I1 + I2；U=VCC-IR；U>=Vhmin。

由以上三式計(jì)算得出，R。其中，I0、I1、I2都是可以從datasheet查到的，I就可以求出來(lái)，VHmin也是可以查到的。當(dāng)前極Vout輸出低電平時(shí)，各管腳均為灌電流，則：I’= I1’ + I2’ +I0’；U’ =VCC-I’ R；U’以上三式可以得出：R>=(VCC- VLmax)/I’。由以上二式計(jì)算出R的上限值和下限值，從中取一個(gè)較靠近中間狀態(tài)的值即可。注意，如果負(fù)載的個(gè)數(shù)大小不定的話，要按照最壞的情況計(jì)算，上限值要按負(fù)載最多的時(shí)候計(jì)算，下限值要按負(fù)載最少的計(jì)算。另一種選擇方式是基于功耗的考慮。根據(jù)電路實(shí)際應(yīng)用時(shí)，輸出信號(hào)狀態(tài)的頻率或時(shí)間比選擇。若信號(hào)Vout長(zhǎng)期處于低電平，宜選擇下拉電阻;若長(zhǎng)期處于高電平，宜選擇上拉電阻。為的是靜態(tài)電流小。

三相橋式全控整流電路在任何時(shí)刻都必須有兩個(gè)晶閘管導(dǎo)通，而且這兩個(gè)晶閘管一個(gè)是共陰極組，另一個(gè)是共陽(yáng)極組的，只有它們能同時(shí)導(dǎo)通，才能形成導(dǎo)電回路。三相橋式全控整流電路就是兩組三相半波整流電路的串聯(lián)，所以與三相半波整流電路一樣，對(duì)于共陰極組觸發(fā)脈沖的要求是保證晶閘管KPl、KP3和KP5依次導(dǎo)通，因此它們的觸發(fā)脈沖之間的相位差應(yīng)為120°。對(duì)于共陽(yáng)極組觸發(fā)脈沖的要求是保證晶閘管KP2、KP4和KP6依次導(dǎo)通，因此它們的觸發(fā)脈沖之間的相位差也是120°。由于共陰極的晶閘管是在正半周觸發(fā)，共陽(yáng)極組是在負(fù)半周觸發(fā)，因此接在同一相的兩個(gè)晶閘管的觸發(fā)脈沖的相位應(yīng)該相差180°。

推薦閱讀：

工頻諧振變壓和單組12脈波

三比值法變壓故障判斷及絕緣

微機(jī)變壓缺點(diǎn)和差動(dòng)增密措施

交流溫度延時(shí)和靜電整合優(yōu)化

合適傳感選擇和靜電放電改進(jìn)