為了監(jiān)測傳輸?shù)碾娫?，需要同步測量電流和電壓。電流是通過變壓器(CT)來測量的，在通過變壓器后，電流減小，提供隔離，并通過負載電阻轉換為電壓。電壓是通過電阻網絡來測量的，這是一個分壓器，它將電壓從kV范圍降至V范圍。ADI公司提供同步采樣ADC來監(jiān)測電壓和電流，以簡化雙器件、四器件或八器件的功率計算。圖1所示的信號鏈原理圖通常用于測量單相，多相電力系統(tǒng)的功率需要使用通道數(shù)量更高的數(shù)據(jù)采集系統(tǒng)(DAS)，即8個通道對應3個相位和1個中性相位。

圖1. 電源監(jiān)控應用中的典型信號鏈。為簡潔起見，僅顯示一個相位。

何時使用外部前端電阻

雖然電阻輸入ADC被設計成直接與大多數(shù)傳感器連接，但在某些情況下，可能需要在模擬輸入前面增加外部電阻。例如，如果應用需要額外的抗混疊濾波，或需要保護輸入不受過流故障影響，就可能出現(xiàn)上述這種情況。

盡管電阻輸入ADC通常提供一個內部抗混疊濾波器，但許多應用可能以較低的采樣頻率運行，因此，需要較低的轉折頻率。一個常見的要求是：在每個工頻周期采集256個樣本，也就是說，對于50 Hz電網系統(tǒng)，采樣頻率(fS)為12.8 kSPS。

采樣頻率如此之低，所以需要在電阻ADC的輸入前面增加一個外部低通濾波器(LPF)，用于抑制高于6.4 kHz的頻率，即奈奎斯特頻率(fS/2)。這可以通過增加一個一階RC濾波器來實現(xiàn)。

圖2. AD7606輸入箝位保護特性。

圖4. AD7606的模擬輸入（VX+和VX-）前面的串聯(lián)電阻會改變系統(tǒng)增益。

例如，如果在AD7606前面使用一個30 kΩ電阻，那么10 V輸入信號在到達ADC輸出端時，將不再是10 V信號，因為AD7606的PGA輸出也不再是4.4 V。PGA輸出將為4.2718 V，如果我們繪圖表示這個新理論系統(tǒng)增益轉換函數(shù)，則可以看出，增益誤差為約–3%，具體如圖5所示。

圖5. PGA輸出的幅度隨RFILTER的增大而減小。(a) 顯示PGA輸出（單位：V），(b) 顯示PGA輸出電壓（FS的百分比）。

為了便于評估，我們可以通過圖表來表示公式5，作為系統(tǒng)增益誤差，顯示與滿量程(FS)之間的%和與RFILTER之間的關系，如圖6所示。

圖6. 系統(tǒng)增益誤差（FS的%），與AD7606中的外部RFILTER電阻（1 MΩ輸入阻抗）呈函數(shù)關系。

圖7. 因為輸入阻抗更高(5 MΩ)，所以AD7606B的PGA輸出幅度受外部RFILTER的影響更小。

AD7606B/AD7606C

在AD7606B項目開發(fā)期間，指定的三款產品的輸入阻抗和分辨率如表1所示。

表1. AD7606B項目類型、典型的輸入阻抗和分辨率

在任何一種情況下，無論RIN是5 MΩ或1.2 MΩ，串聯(lián)電阻(RFILTER)越大，系統(tǒng)增益越低，也就是說，增益誤差越大。但是，RIN越大，RFILTER造成的影響越小，如公式5所示。理論上，對于高達50 kΩ的電阻，系統(tǒng)增益誤差從幾乎5%降低到1%。圖8中5 MΩ和1 MΩ輸入阻抗器件的對比顯示了電阻對系統(tǒng)增益誤差的影響。

圖8. 基于輸入阻抗(RIN)的系統(tǒng)增益誤差（FS的%）比較。

在某些應用中，這種增益誤差是可以接受的。誤差如此之低，便無需如以前一樣執(zhí)行系統(tǒng)校準，這是在設計PGA時采用更高的輸入阻抗所要達成的目標。但是，在其他一些應用中，1%的系統(tǒng)增益誤差仍然可能超過行業(yè)標準或客戶要求，所以仍然需要進行校準。

后端校準與片內校準

傳統(tǒng)校準一般發(fā)生在系統(tǒng)出廠測試期間。該流程旨在：

但是，在這種情況下，因為可以通過公式5清楚了解該系統(tǒng)增益誤差，所以可以通過對數(shù)據(jù)實施后期處理，從控制器這一端輕松消除這種誤差，也就是說，增加一個校準因子(K)來恢復公式4中引入的誤差，使得得出的系統(tǒng)增益在經過校準之后，變得與公式3中定義的理想增益類似。

將RIN值從最小值增加到最大值，但保持校準因子(K)不變，從公式6和圖10可以看出，校準精度如何隨內部電阻公差變化，對于用戶來說，這是無法預測的。

圖9. 后端校準模塊。假設RIN的典型值，且已知外部電阻值RFILTER，對主機控制器執(zhí)行校準。

圖10顯示在經過后端校準后，理論增益誤差與RFILTER呈函數(shù)關系，許多輸入阻抗值都在AD7606的15%公差范圍內。如果輸入阻抗與數(shù)據(jù)手冊中的典型規(guī)格（綠線）相同，表示后端校準完全消除了RFILTER導致的增益誤差。但是，如果在最壞情況下，控制器假設RIN = 1.2 MΩ（AD7606C-16數(shù)據(jù)手冊中給出的典型輸入阻抗），但電阻實際上為1 MΩ（數(shù)據(jù)手冊中給出的最小值），那么后端校準會不準確，在RFILTER = 30 kΩ這個給定值下，得出的增益誤差會大于0.5%，無法滿足行業(yè)標準的要求。

圖10. 后端校準誤差取決于實際RIN值。

圖11. 片內校準模塊。僅以一側通道為例。

這個8位寄存器表示RFILTER整數(shù)變量，可以對高達64 kΩ的電阻實施補償，分辨率為1024 Ω。因為這種離散分辨率，如果RFILTER不是1024的倍數(shù)，會產生舍入誤差。圖12中的圖表顯示后校準誤差如何保持在±0.05%以下，不受RFILTER和RIN影響（在計算校準系數(shù)(K)時會使用這兩個值），不假設RIN等于其典型值，而是使用內部實際測量得出的RIN值。如果與圖10相比，以RFILTER = 30 kΩ為例，這意味著誤差降低高達10倍。這個誤差與RFILTER完全無關，RFILTER越大，誤差降低的幅度越大。

圖12. 片內校準模塊，按照通道。

我們可以在啟用片內校準功能的情況下執(zhí)行類似研究，假設RFILTER在最糟糕的公差下，以比較不同的常用公差：5%、1%和0.1%。

圖13. RFILTER分立式電阻公差對片內校準功能精度的影響（最糟糕情況下）。

試驗臺驗證

可以將這個實際數(shù)據(jù)與AD7606B/AD7606C部分中獲取的理論數(shù)據(jù)進行比較。作為示例，圖16在同一個圖中顯示在啟用片內校準時，從AD7606C-16上采集的與RFILTER呈函數(shù)關系的總誤差，以及基于圖13中的理論分析計算得出的最糟糕誤差。盡管測試所得的誤差數(shù)據(jù)實際上是總非調整誤差（未去除失調或線性誤差），它們仍然低于理論數(shù)值。這表明，首先，增益誤差是器件總非調整誤差的主要部分，其次，用在電阻輸入ADC前面的真實電阻的公差在1%指定公差范圍內。

圖16. AD7606C-16的實際結果與理論分析結果之間的比較。

在后端控制器中使用校準系數(shù)時，并不考慮PGA的實際輸入阻抗，這意味著器件與器件之間的差異會導致后校準誤差。但是，片內校準會從內部測量輸入阻抗，所以校準結果更準確，且與置于前面的RFILTER和實際RIN阻抗無關。這種更低的后校準誤差有助于我們實現(xiàn)更高效、易于使用且精準的系統(tǒng)設計，這是除開"無需對控制器的每個單獨的ADC數(shù)據(jù)點執(zhí)行后處理，避免消耗資源"這個優(yōu)勢以外的另一個優(yōu)勢。

結論

電阻輸入同步采樣ADC是一種完整的解決方案，所有信號鏈模塊均在芯片上，提供出色的AC和DC性能，易于使用，可以直接與傳感器連接。正如某些應用指明，需要在模擬輸入前面增加外部電阻。這些外部電阻會增大系統(tǒng)的精度誤差，導致上市時間延長，且會增加額外的校準成本。ADI公司推出AD7606B系列新型阻抗輸入ADC，幫助解決這一問題。該解決方案包括更大的輸入阻抗和片內校準功能，可以幫助降低外部電阻導致的誤差。